Polar Instruments Ltd, United Kingdom

 

POLAR UK : Si9000e – 快速準確的PCB傳輸線損耗建模

通過其快速，準確，與頻率相關的傳輸線建模，Si9000e可以對傳輸線損耗，給定頻率下的阻抗進行建模，並提取100多種結構的廣泛流行的PCB傳輸線上的完整傳輸線參數。 Si9000e提取RLGC矩陣，並為正在設計的結構快速繪製一系列傳輸線信息。 損耗用三種方式繪製，清楚地表明了介電質，銅和總損耗。 從2017年開始，包括用於銅（Cu）粗糙度建模的Hammerstad，Groisse和Huray方法。

Si9000e的主要特點

  • 與Speedstack連接為Speedstack Si
  • 粗糙度建模–Smooth/ Hammerstad / Groisse / Cannonball-Huray
  • 內建阻抗圖
  • 繪製導體，介電質和插入損耗的圖表
  • 全面的S參數圖一覽-幅值，相位和史密斯圖
  • 單端和混合模式S參數圖表和數據表
  • 用戶定義的S參數源和終端阻抗
  • 低至1KHz的頻率相關建模
  • Go / No Go 盲埋孔檢查

Si9000e 選項

  • XFE選項–為軟板和軟硬結合板提供網狀銅箔返迴路徑建模
  • Si串擾選項–多線和差分對（無損）串擾–建模走線之間的耦合
  • Si Excel界面選項– MicrosoftExcel®界面選項，用於Si9000e中的無損計算
  • Speedstack Si的Si Projects選項可保存結構群組

下載Si9000e手冊

Download Si9000e Brochure

 

POLAR UK：Si8000m無損PCB控制阻抗場求解器

Si8000m場求解器使用邊界元素方法的強大功能，該方法基於早期POLAR阻抗設計系統中熟悉的易於使用的用戶界面。 Si8000m添加了增強的建模功能，以預測多個介電PCB構建的最終阻抗，並考慮到在緊密間隔的差分結構上介電常數的局部變化。 Si8000m現場求解阻抗設計系統提供了用於對大多數電路設計進行建模的先進的現場求解方法，是對POLAR CITS880s手動（受控阻抗測試系統）和POLAR GMBH RITS550 / RITS880以及半/全自動阻抗測試系統的補充。

Si8000m的主要特點

  • 與Speedstack鏈接為Speedstack PCB
  • 強大的阻抗設計系統
  • 目標阻抗反推
  • 多重介電質PCB建模
  • 16個單端結構
  • 27個差動結構
  • 36個單端共面結構
  • 36個差動共結構
  • 縮短上市時間
  • 單端和差動建模
  • 計算樹脂豐富區域的效果
  • 支持增強防焊層模型
  • 圖形生產變化
  • 可選的軌道電阻計算器

Si8000m選件

  • XFE選件–為軟板和軟硬結合板提供網狀銅箔返迴路徑建模
  • Si串擾選件–多線和差分對（無損）串擾–建模走線之間的耦合
  • Si Excel界面選件– MicrosoftExcel®界面選項，用於Si8000m中的無損計算
  • Speedstack PCB的Si Projects選件可保存結構組

下載Si8000m手冊

Download Si8000m Brochure

Polar UK: Atlas Si – 針對PCB製造商和Si工程師的PCB插入損耗測試

POLAR Atlas軟件使PCB製造商能夠在嚴格控制的生產環境中測試PCB傳輸線的損耗。 當與適當定制設計的測試樣片和高頻高精度GHz探頭組件結合使用時，Atlas採用數學處理技術*提取與頻率有關的損耗特性。

Atlas軟件包可與行業標準TEKTRONIX DSA8300或DSA8200基於示波器的TDR接口。 製造商可以選擇將Atlas添加到他們現有的TEKTRONIX DSA中，或者POLAR可以提供turnkey package。

Atlas支持多種測試方法，包括INTEL的Delta-L，Delta-L 3線路，SET2DIL（單端TDR到差分插入損耗），用於從差分4端口測試或SET2SEIL（單端）提取差分插入損耗和有效Er。 TDR到單端插入損耗）方法。 此外，Atlas還支持IBM的SPP（短脈衝傳播）方法以減少損耗並有效提取Er。 IPC-TM-650中概述了所有需要測試的，定制的OEM指定的測試和測試車間測試樣品板詳細信息。

Atlas的主要特點

  • Atlas軟體旨在協助PCB製造商在PCB生產環境中準確，可重複地測量PCB傳輸線損耗。
  • 符合人體工程學的探頭外殼
  • 跟踪系統上升時間並監視系統帶寬。
  • Delta-L技術（v16_04將Delta-L的rev2p31與當前設置和參數完全結合在一起）使用長線短線測量與創新的過孔去嵌入技術相結合，Delta-L提供了一種消除過孔效果的可靠方法 表徵原始PCB的插入損耗時，根據差分（混合模式）s參數得出的誤差。
  • SET2DIL / SET2SEIL-Atlas測試方法還包括SET2DIL（單端TDR到差分插入損耗）和SET2SEIL（單端TDR到單端插入損耗）測試方法，用於從單端測量中提取差分插入損耗。
  • SPP –短脈衝傳播-SPP允許提取影響信號傳播的PCB電氣特性； 它使用您現有的TDR / TDT設備，並產生與頻率相關的參數，例如傳播常數（α，衰減和β，相位常數）和有效介電常數，以及特徵阻抗（包括偶數和奇數模式阻抗）。Atlas測量包括launch point exrrapolation/長線回歸fit。
  • 控制阻抗測試-Atlas GHz測試軟件還可以進行傳統的無損控制阻抗測試

下載ATLAS Si手冊

Download Brochure

POLAR：新CITS880s - 可控阻抗測試系統解决方案

CITS880s系統是Polar Instruments Ltd, UK第9代阻抗測試系統。這是給需要精細測量的軌跡及薄銅阻抗的解決方案。 CITS880s設有Launch Point Extrapolation (LPE)，外接的TDR能夠更準確地測量線路的瞬時或阻抗的開始。除了Launch Point Extrapolation (LPE)外，CITS880s也能夠檢測shorter traces - 通常為2至3英寸比前幾代CITS系列較為短。 CITS880s現在提供重新設計且由防靜電耗材精密成型製造的IPS和IPDS高速探棒。以給CITS給予最大程度的保護。

Polar的IPS和IPDS高速探棒，是專門設計用於CITS880s。他們修改了內部，使用更堅固的機械設計及改進了信號路徑，符合人體工程學並使用100％的防靜電耗材的精密模壓成型。 IPS和IPDS探針與前一代的探針容易地識別，使用藍色標籤及藍色的對比抗蝕探針於探棒接口上。

点击这里看看有什麼新的CITS880s

POLAR UK：Speedstack Si –用於阻抗和插入損耗控制的PCB的疊構設計

Speedstack Si插入損耗控制的PCB疊層設計工具是為需要通過阻抗和插入損耗控制來管理PCB疊層的設計人員，製造商或PCB技術人員設計的。 除了整合插入損耗場求解器功能之外，Speedstack Si還允許將插入損耗項目快速導入和導出到Si9000e插入損耗場求解器中，以詳細分析疊構設計。

Speedstack Si具有強大的報告功能，不僅可以產生疊構材料數據，而且還可以繪製預測的插入損耗特徵圖，包括使用Hammerstad，Groisse和Cannonball-Huray方法進行粗糙度的業界標準建模。

下載Speedstack Si手冊

Download Speedstack Si Brochure

POLAR：Toneohm T-950短路定位器

Polar世界著名的Toneohm 950 有助于识别加载元器件/裸露电路板上不同类型的短路。它独特的向量层激发（VPS）技术能够利用快速的时间识别层与层或线路到参考层的短路。 Toneohm 950被广泛应用于印刷电路板维修，故障排除和制造业上的短路位置查找。

下載手冊

POLAR UK：Speedstack PCB – PCB疊構/阻抗場求解器套裝

Speedstack PCB疊構設計工具是Si8000m現場求解阻抗計算器和Speedstack專業層PCB疊層設計系統的打包組合。 它允許阻抗計算和層堆疊/建立文檔。

對於PCB製造商，Speedstack PCB與業界標準Si8000m PCB控制阻抗現場求解器對接。 該工具是設計和記錄硬板和軟硬結合板疊構的理想選擇

Speedstack PCB使OEM設計人員能夠在短短幾分鐘內創建準確，高效的硬板和軟硬結合板PCB疊層，並提供無錯誤的文檔，以更好地控製成品板。 對於PCB製造商來說，Speedstack PCB提供了靈活性，可以快速計算替換替代材料的影響，從而提高可製造性並降低成本，同時保持指定的關鍵參數和電路板性能。 內置的Navigator提供了在硬板和軟板的構建中的軟硬堆棧的清晰上下文視圖，從而可以輕鬆地將產品（項目）的各個堆棧之間的顯示材料對齊。

在對網格地進行建模和記錄時，也可以使用Speedstack PCB。 Speedstack和Si8000m / Si9000e場求解器之間可以輕鬆共享結構數據和網格幾何形狀。 相關的技術報告還支持同一電介質層上的不同材料，從而提高了堆疊設計者和製造者之間文檔的清晰度。

下載Speedstack PCB手冊

Download Speedstack PCB Brochure

POLAR UK：Speedstack Flex –軟硬結合的PCB疊層設計和文檔編制工具

Speedstack Flex軟硬結合的PCB疊層設計工具允許PCB製造商和OEM工程師使用Speedstack系列PCB疊層設計工具創建並記錄軟硬結合的PCB層疊層。

它使OEM設計人員可以在幾分鐘內創建準確，高效的軟硬PCB疊層，並提供無錯誤的文檔，以對成品板進行更嚴格的控制。 另一方面，對於PCB製造商來說，Speedstack Flex提供了靈活性，可以快速計算替換替代材料的可能影響，以改善可製造性並降低成本，同時保持指定的電路板參數和性能。

Speedstack Flex的主要功能

  • 網格接地平面
  • 內部覆蓋層
  • 雙重結構-用於存在兩個或多個軟性芯之間存在氣隙的情況。
  • 每種材料可定義的顏色
  • 強大的堆疊瀏覽器/搜索選項
  • 高質量的無錯誤文檔

 

XFE-網狀銅箔Flex增強

POLAR做出了使用專有技術對網狀銅箔進行建模的另一種方法，XFE（網狀銅箔Flex增強）使用POLAR的2D場求解器，但使用獨特的算法來校正各種典型受控阻抗結構中的柔性影響。

這種方法使XFE求解器可以更緊密地對各種網狀銅箔幾何形狀的效果進行建模。 XFE選項適用於POLAR的Si8000m / Si9000e，用於無損傳輸線阻抗求解器，並允許配置網狀銅的距離（HP）和寬度（HW）。

XFE的主要功能

  • 在生產阻抗控制軟性PCB時減少prototype次數
  • 為具有網格接地迴路的受控阻抗線提供建模
  • 建模基於已驗證的Polar BEM求解器
  • 可作為所有無損傳輸線的Si8000m和Si9000e的選件
  • 適用於任何部署網狀/crosshatched返回平面的PCB類型，例如 中介者

    POLAR UK：CGen PCB / CGen Si-PCB阻抗/插入損耗自動樣板產生器

    CGen樣品板產生器將手動創建阻抗樣品板的耗時過程減少到僅幾分鐘，並添加了強大的新功能，這些功能使樣品板產生器具有新的控制和靈活性。

    CGen PCB Coupon Generator是一種自動阻抗樣品板產生器，可讓您從頭開始創建受控的阻抗測試樣品板，或者從Speedstack PCB和Speedstack Si導入成品疊構，或者直接從Si8000m / Si9000e現場求解器導入結構。

    CGen Si融合了CGen PCB的所有功能，並增加了插入損耗樣品板功能。 請注意，插入損耗樣品板的設計需要微調至OEM定制指定要求，並且仍可能需要對發射和通孔結構進行最終調整。 如有任何疑問，請諮詢您的設計機構。

    替換腳本化樣品板生成

    CGen通過簡單的四步過程代替了耗時的手動或腳本化樣品板創建：

    • 導入或創建樣片層堆疊和阻抗結構
    • 選擇樣品板和阻抗測試探頭
    • 實時編輯和預覽更改
    • 導出Gerber和鑽孔文件

    下載CGen手冊

    Download Brochure